El nuevo analizador lógico inalámbrico de código abierto ESP32JTAG combina conectividad Wi-Fi y Bluetooth con un procesador dual ESP32-S3 y una FPGA integrada para depurar microcontroladores y FPGAs con una frecuencia de muestreo de hasta 250 MHz.
El nuevo ESP32JTAG de EZ32 es una herramienta de análisis lógico y depuración inalámbrica de código abierto que permite trabajar con microcontroladores (MCU) y circuitos lógicos programables (FPGA).
Diseñado para sustituir soluciones como los analizadores Saleae o los programadores ST-Link, el dispositivo ofrece una solución compacta que integra un analizador lógico de 16 canales con frecuencia de muestreo de 250 MHz y una interfaz UART integrada.
Arquitectura basada en ESP32-S3 y FPGA Gowin
El ESP32JTAG se construye en torno a un sistema en chip ESP32-S3 de Espressif Systems, con CPU de doble núcleo Tensilica LX7 capaz de alcanzar los 240 MHz y con soporte de instrucciones vectoriales para aceleración de IA.
Dispone de 512 KB de RAM y 8 MB de PSRAM, junto a una memoria flash de 16 MB destinada al almacenamiento.
Para el procesamiento de señales a alta velocidad se integra una FPGA Gowin GW1N con 5.000 puertas lógicas y 1 Mbit de RAM interna, ofreciendo gran flexibilidad en la manipulación de señales digitales.
Conectividad inalámbrica y modos de depuración
El módulo incorpora conectividad Wi-Fi 4 (802.11 b/g/n) de 2,4 GHz con un ancho de banda de 40 MHz y Bluetooth Low Energy 5.0 con alcance extendido y tasa de datos de hasta 2 Mbps.
Su interfaz USB Tipo C proporciona alimentación y programación, mientras que la pantalla LCD de 1,83 pulgadas muestra información del sistema, dirección IP y estado de red.
El ESP32JTAG dispone de cuatro puertos configurables de cuatro hilos que permiten los modos JTAG, SWD, UART y analizador lógico, junto con funciones de monitorización de tensión del objetivo y control de reinicio.
Compatibilidad con software y herramientas de desarrollo
El dispositivo es compatible con plataformas de depuración abiertas como OpenOCD, Blackmagic Probe y CMSIS-DAP, además de soportar programación FPGA mediante openFPGALoader y XVC para Vivado.
Asimismo, funciona con entornos de desarrollo integrados como VSCode, Arduino IDE, STM32CubeIDE, Vivado y PlatformIO.
Su interfaz web integrada permite configuración, actualización de firmware y acceso a un analizador lógico o terminal UART basados en navegador sin necesidad de controladores.
El firmware se basa en ESP-IDF y FreeRTOS, y tanto los archivos de hardware como la documentación serán liberados como código abierto antes de la producción definitiva.
Diseño compacto y certificaciones
El dispositivo se alimenta mediante 5 V a través del puerto USB-C y tiene unas dimensiones de 40 × 33 × 5 mm en placa desnuda y 120 × 80 × 20 mm en su paquete completo, con un peso de 200 gramos.
Incluye botones de arranque y reinicio, además de certificaciones CE y FCC (el módulo ESP32-S3 cuenta con precertificación), y se encuentra en proceso de homologación UKCA.
Si te interesan este tipo de productos, en nuestro monográfico Especial Osciloscopios puedes encontrar información con todas las posibilidades actuales en el mercado.
Para más información o precios sobre el nuevo analizador lógico inalámbrico de código abierto ESP32JTAG, puedes dejarnos un sencillo COMENTARIO. También puedes visitar su página en Crowd Supply o utilizar nuestro SERVICIO AL LECTOR gratuito, que te pondrá en contacto con el fabricante o distribuidor de este producto.
#ESP32JTAG, #EZ32, #AnalizadorLógico, #JTAG, #DepuraciónMCU, #Instrumentación, #WiFi4, #Bluetooth5
