Inicio Comprobadores TMT4 Margin Tester, solución para pruebas PCIe Gen 3 y Gen 4

TMT4 Margin Tester, solución para pruebas PCIe Gen 3 y Gen 4

6257
0

El nuevo TMT4 Margin Tester rompe las convenciones de las pruebas PCIe y ofrece tiempos de prueba rápidos.

Tektronix anuncia una nueva categoría de productos que revoluciona las pruebas de PCI Express, transformando el tiempo de comercialización, el costo y la accesibilidad.

La configuración Plug-and-Play y la interfaz fácil de usar se combinan para brindar en minutos resultados que, hasta ahora, requerían horas o incluso días de configuración y prueba, lo que a menudo elevaba los costos a siete cifras.

Así, TMT4 Margin Tester abre nuevos caminos como una herramienta de prueba especializada para el diseño y la validación de placas base PCIe Gen 3 y Gen 4, tarjetas complementarias y diseños de sistemas.

Si bien las pruebas de PCIe normalmente requieren sistemas de prueba complejos e ingenieros con gran experiencia y conocimiento, permite a los ingenieros en todos los niveles de experiencia evaluar el estado de los enlaces del transmisor (Tx) y el receptor (Rx) más rápido que nunca, reduciendo en gran medida el tiempo para mercado y costo de propiedad.

Por otro lado, la plataforma es compatible con la mayoría de los factores de forma de PCIe comunes, incluidos CEM, M.2, U.2 y U.3, con capacidades de prueba de hasta 16 carriles en los valores preestablecidos de PCIe 0-9, utilizando un solo conector estándar.

TMT4 Margin Tester, solución para pruebas PCIe Gen 3 y Gen 4

El TMT4 Margin Tester está diseñado para complementar los sistemas completos de prueba de validación y cumplimiento que consisten en osciloscopios y BERT, al permitir descubrir problemas antes en el proceso de diseño antes de un examen en profundidad con equipos tradicionales.

Funciones que definen categorías

  • El modo de escaneo rápido permite la evaluación del estado del enlace para dispositivos Gen 3 o Gen 4, hasta 16 carriles, en minutos, no en horas o días.
  • El modo de escaneo personalizado proporciona información más detallada al permitir a los usuarios escanear dispositivos Gen 3 o 4, hasta 16 carriles, a través de los ajustes preestablecidos de PCIe 0-9 (hasta 160 combinaciones) en tan solo 20 minutos.
  • La instalación y configuración sencillas minimizan la necesidad de que los ingenieros de alto nivel realicen evaluaciones del estado de los enlaces de sus diseños.
  • Capacidad completa del protocolo Tx/Rx que permite la evaluación del estado del enlace de las tecnologías de comunicación PCIe Gen 3 y Gen 4 en ambos lados del enlace en una sola caja.
  • Las capacidades de prueba de varios carriles permiten a los usuarios mejorar significativamente los tiempos generales de prueba al reducir la cantidad de cambios de conexión necesarios para realizar la prueba.
  • La visibilidad de los parámetros de entrenamiento del enlace proporciona información adicional sobre qué ecualización se utilizó para formar el enlace.
  • Variedad de adaptadores compatibles con los factores de forma PCIe más comunes para una fácil conexión a la placa base y DUT de tarjetas adicionales, incluidos CEM, M.2, U.2 y U.3.

Y, si precisas de más información sobre el TMT4 Margin Tester, visita http://www.tek.com/en/products/pciemargintester

DEJA UNA RESPUESTA

Por favor ingrese su comentario!
Por favor ingrese su nombre aquí

Este sitio usa Akismet para reducir el spam. Aprende cómo se procesan los datos de tus comentarios.